《FPGA现代数字系统设计教程——基于Xilinx可编程逻辑器件与Vivado平台》孟宪元
本帖最后由 coolguy008 于 2023-3-7 19:08 编辑《FPGA现代数字系统设计教程——基于Xilinx可编程逻辑器件与Vivado平台》
作者:孟宪元
出版社:清华大学出版社
出版时间:2020年01月
编辑推荐
遵循摩尔定律的发展规律，FPGA技术已经进入到异构多核处理器和异构并行计算的崭新阶段，本书以FPGA的发展阶段讲述器件的架构和特性，以Verilog语言作为硬件描述语言讲述数字系统的设计，保证设计功能通过仿真验证的正确性，在Vivado设计套件中通过RTL分析、综合和布局布线的实现等进程达到时序收敛，性能上满足设计要求，本书也介绍了有关同步设计的技巧和要点，高级综合等特性。DSP系统和嵌入式系统的设计流程和方法也作了介绍，*后以多个设计实例对前述的设计方法作了详尽的说明。
? 内容全面涵盖FPGA及Vivado的基本功能，及其在数字系统中的多种设计流程。
? 技术前沿基于当前的Vivado设计套件版本，论述了FPGA主流设计技术。
? 易于实践全书结合大量实例论述，图文并茂、操作性强，便于快速动手实践。内容简介
本书系统介绍了Xilinx FPGA及Vivado设计套件的特性和7系列全面可编程FPGA器件的架构，如何由Vivado套件创建复杂数字系统设计项目，仿真系统功能，RTL分析产生网表文件，性能要求的时序约束及综合，布局布线及静态时序分析和生成位流文件等全部设计过程。
作者简介
孟宪元 清华大学电子工程系教授，长期从事EDA相关技术和课程教学和科研工作，具有超过20年的FPGA技术研究和项目开发经历，亲历了FPGA技术的发展历程，积累了丰富实践经验，曾出版《新一代FPGA设计套件Vivado应用指南》等畅销教材。
目 录
目录
第1章现代数字系统设计概论1.1概述1.2数字系统的层次化结构1.2.1开关电路级的基础——CMOS反相器1.2.2逻辑级的门电路1.2.3寄存器传输级的有限状态机1.2.4数字系统的系统级构成1.2.5复杂系统的算法级设计1.3数字系统设计的描述方法1.3.1原理图设计1.3.2程序设计法1.3.3IP模块的使用1.3.4基于模型的设计技术1.3.5高层次综合——HLS设计1.3.6脚本设计技术1.4IP技术1.4.1IP知识产权模块1.4.2IP模块的种类与应用1.4.3片上系统和IP核复用1.5全可编程FPGA/SoC实现智能化系统1.5.1软件智能化和硬件化1.5.2在线可重构技术1.5.3可重配置加速堆栈1.5.4自适应计算加速平台本章小结习题第2章可编程逻辑器件2.1概述2.1.1可编程逻辑器件概述2.1.2可编程逻辑器件分类2.2CPLD的结构和工作原理2.2.1简单可编程逻辑器件原理2.2.2CPLD的结构和工作原理2.3FPGA的结构和工作原理2.3.1SRAM查找表类型2.3.2反熔丝多路开关类型2.4逻辑级FPGA的结构和工作原理2.4.1可编程逻辑2.4.2可编程互连线2.4.3可编程I/O2.5系统级FPGA的结构和工作原理2.5.1片上存储器及接口2.5.2数字时钟管理2.5.3时钟资源2.5.4系统级I/O2.6平台级FPGA的结构和工作原理2.6.1DSP模块2.6.2高速串行接口2.7全可编程FPGA的特性和结构2.7.1采用统一的7系列架构2.7.2高性能和低功耗结合的工艺2.8ASIC架构的UltraScale系列2.8.1UltraScale架构2.8.2SSI互连技术2.9FPGA的配置2.9.1编程原理简介2.9.2编程模式2.9.3典型的配置电路2.9.4编程流程2.9.5部分重配置本章小结习题第3章Verilog硬件描述语言3.1硬件描述语言概述3.1.1硬件描述语言特点3.1.2层次化设计3.2Verilog HDL程序的基本结构3.2.1模块结构分析3.2.2模块的实例化3.3Verilog HDL词法、数据类型和运算符3.3.1词法约定3.3.2数据类型3.3.3运算符3.4Verilog HDL行为语句3.4.1赋值语句3.4.2顺序块和并行块语句3.4.3结构说明语句3.4.4条件语句3.4.5循环语句3.4.6系统任务和系统函数3.4.7编译预处理命令3.4.8Verilog HDL可综合设计3.5Verilog HDL设计举例3.5.1组合电路设计3.5.2时序电路设计3.5.3数字系统设计3.5.4数码管扫描显示电路3.5.5LED通用异步收发电路设计3.6Testbench文件与设计本章小结习题第4章Vivado设计工具4.1Vivado工具概述4.1.1单一的、共享的、可扩展的数据模型4.1.2标准化XDC约束文件——SDC4.1.3多维度分析布局器4.1.4IP封装器、集成器和目录4.1.5Vivado HLS 4.1.6其他特性4.1.7TCL特性4.1.8Vivado按键流程执行设计项目4.2Vivado设计流程4.2.1创建工程4.2.2功能仿真4.2.3RTL级分析4.2.4综合设计4.2.5分配引脚和时序4.2.6设计实现4.2.7生成bit文件4.2.8下载4.3产生IP集成器子系统设计4.3.1产生IP集成器模块设计4.3.2定制IP4.3.3完成子系统设计4.3.4产生IP输出产品4.3.5例示IP到设计中4.4硬件诊断4.4.1设计诊断概述4.4.2Vivado逻辑诊断IP核4.4.3HDL例示法添加ILA核4.4.4系统内诊断uart_led设计4.4.5网表插入法添加诊断核4.4.6添加VIO诊断核本章小结习题第5章数字系统的高级设计与综合5.1Verilog编程风格5.1.1逻辑推理5.1.2陷阱5.1.3设计组织5.1.4针对Xilinx FPGA的HDL编码5.2综合优化5.2.1速度与面积5.2.2资源共享5.2.3流水线、重新定时和寄存器平衡5.2.4有限状态机编译5.3数字系统的同步设计5.3.1同步设计基本原理5.3.2建立和保持时间5.3.3时序例外约束5.3.4同步设计中的异步问题5.4数字系统的综合5.4.1数字系统综合概述5.4.2系统级综合5.4.3高级综合5.4.4寄存器传输级综合5.4.5逻辑级综合本章小结习题第6章综合设计实例6.1实例一： 键盘输入电路设计6.1.1PS/2通信协议6.1.2PS/2接口设计6.1.3键盘输入程序6.2实例二： VGA显示电路设计6.2.1设计任务6.2.2原理分析与系统方案6.2.3彩条显示6.2.4Logo的VGA显示6.3实例三： 俄罗斯方块游戏设计6.3.1系统组成6.3.2数据通道6.3.3控制单元6.3.4按键输入处理模块6.3.5显示部分6.4实例四： 五子棋人机对弈游戏设计6.4.1gobang_top6.4.2gobang_datapath6.4.3gobang_logic6.4.4gobang_strategy6.4.5score_calculater6.4.6win_checker6.4.7输出显示习题附录AEGO1用户手册A.1概述A.2FPGAA.3板卡供电A.4系统时钟A.5FPGA配置A.6通用I/O接口A.6.1按键A.6.2开关A.6.3LEDA.6.4七段数码管A.7VGA接口A.8音频接口A.9USBUART/JTAG接口A.10USB转PS2接口A.11SRAM接口A.12模拟电压输入A.13DAC输出接口A.14蓝牙模块A.15通用扩展I/O附录BVerilog HDL(IEEE 1364—2001)关键词表及说明
https://bbs.dianjian.net/thread-951698-1-1.html
页:
[1]